Ładowanie...
Szczegóły ebooka
Zaloguj się, jeśli jesteś zainteresowany treścią pozycji.
Synteza układów cyfrowych, wyd. 1 / 2003
Praca zbiorowa, red. Tadeusz Łuba
Ładowanie...
EBOOK
Ładowanie...
Przejrzysty wykład z zakresu projektowania układów cyfrowych obejmujący zagadnienia syntezy logicznej, syntezę strukturalną, języki specyfikacji sprzętu (AHDL, VHDL) oraz metody projektowania hierarchicznego ze szczególnym uwzględnieniem układów programowalnych PLD/FPGA. Wartość merytoryczną książki podnosi opis zaawansowanych procedur syntezy logicznej (dostępnych nieodpłatnie na stronie www.zpt.tele.pw.edu.pl) wspomagających komercyjne systemy projektowania i umożliwiających skuteczną redukcję zasobów sprzętowych niezbędnych do realizacji układów cyfrowych w strukturach PLD/FPGA.
| Od autorów | 8 |
| 1. WSTĘP (Tadeusz Łuba) | 9 |
| 1.1. Informacje ogólne | 9 |
| 1.2. Programowalne moduły logiczne | 10 |
| 1.3. Języki opisu sprzętu i rynek własności intelektualnej | 15 |
| Literatura do rozdziału 1 | 17 |
| 2. UKŁADY LOGICZNE (Tadeusz Łuba) | 19 |
| 2.1. Wprowadzenie | 19 |
| 2.2. Układy kombinacyjne | 19 |
| 2.2.1. Funkcje i wyrażenia boolowskie | 19 |
| 2.2.2. Ekspansja | 25 |
| 2.2.3. Redukcja argumentów i dekompozycja równoległa; | 28 |
| 2.2.4. Układy wielopoziomowe | 35 |
| 2.2.5. Dekompozycja funkcjonalna; | 36 |
| 2.2.6. Dekompozycja funkcjonalna metodą rachunku podziałów | 39 |
| 2.3. Układy sekwencyjne | 47 |
| 2.3.1. Pojęcia podstawowe | 47 |
| 2.3.2. Minimalizacja liczby stanów wewnętrznych | 51 |
| 2.3.3. Synchroniczne układy sekwencyjne | 56 |
| 2.3.4. Synteza układów sekwencyjnych w strukturach FPGA z wbudowanymi blokami pamięci | 59 |
| 2.4. Asynchroniczne układy sekwencyjne | 66 |
| Literatura do rozdziału 2 | 74 |
| 3. KOMPUTEROWE SYSTEMY SYNTEZY LOGICZNEJ (Tadeusz Łuba) | 77 |
| 3.1. Informacje ogólne | 77 |
| 3.2. System ESPRESSO | 78 |
| 3.2.1. Opis programu | 78 |
| 3.2.2. Standard ESPRESSO zapisu funkcji boolowskich | 80 |
| 3.2.3. Przykłady | 85 |
| 3.3. System SIS | 89 |
| 3.3.1. Wprowadzenie | 89 |
| 3.3.2. Sposoby opisu projektu | 89 |
| 3.3.3. Metody syntezy i optymalizacji | 90 |
| 3.3.4. Przykłady | 95 |
| 3.4. System DEMAIN | 102 |
| 3.4.1. Wprowadzenie | 102 |
| 3.4.2. Program DEMAIN - opis działania | 102 |
| 3.4.3. Format plików wynikowych (*.ans) | 106 |
| 3.4.4. Konwertery plików ans na inne formaty | 107 |
| 3.4.5. Przykłady zastosowania programu DEMAIN | 108 |
| Literatura do rozdziału 3 | 116 |
| 4. UKŁADY CYFROWE (Bogdan Zbierzchowski) | 118 |
| 4.1. Informacje podstawowe | 118 |
| 4.2. Kody liczbowe | 119 |
| 4.3. Bloki funkcjonalne | 122 |
| 4.3.1. Wiadomości wstępne | 122 |
| 4.3.2. Multipleksery i demultipleksery | 122 |
| 4.3.3. Układy arytmetyczne | 125 |
| 4.3.4. Rejestry i liczniki | 130 |
| 4.3.5. Magistrale | 134 |
| 4.3.6. Pamięci | 135 |
| 4.4. Parametry bloków funkcjonalnych | 136 |
| 4.5. Synteza strukturalna | 142 |
| 4.6. Przykład syntezy - konwerter BIN2BCD | 145 |
| 4.7. Układy mikroprogramowane | 149 |
| Literatura do rozdziału 4 | 156 |
| 5. JĘZYKI OPISU SPRZĘTU (Tadeusz Łuba) | 158 |
| 5.1. Informacje ogólne | 158 |
| 5.2. Język AHDL | 159 |
| 5.2.1. Struktura projektu w AHDL | 159 |
| 5.2.2. Podstawowe reguły i konstrukcje języka AHDL | 161 |
| 5.2.3. Zasady specyfikacji w języku AHDL | 165 |
| 5.2.4. Hierarchiczne projekty strukturalne | 176 |
| 5.3. Język VHDL | 180 |
| 5.3.1. Informacje ogólne | 180 |
| 5.3.2. Obiekty i typy danych | 183 |
| 5.3.3. Pakiety i biblioteki | 186 |
| 5.3.4. Instrukcje języka VHDL | 186 |
| 5.3.5. Modelowanie na poziomie strukturalnym | 201 |
| Literatura do rozdziału 5 | 204 |
| 6. KOMPUTEROWE PROJEKTOWANIE UKŁADÓW CYFROWYCH (Mariusz Rawski, Paweł Tomaszewicz) | 205 |
| 6.1. Informacje ogólne | 205 |
| 6.2. Konwerter BIN2BCD | 206 |
| 6.2.1. Struktura konwertera | 206 |
| 6.2.2. Opis i realizacja w języku AHDL | 207 |
| 6.2.3. Specyfikacja i realizacja konwertera w języku VHDL | 216 |
| 6.2.4. Synteza konwertera z zastosowaniem programu DEMAIN | 226 |
| 6.3. Zamek cyfrowy | 229 |
| 6.3.1. Sformułowanie zadania | 229 |
| 6.3.2. Moduł kontrolera klawiatury | 230 |
| 6.3.3. Moduł wykrywania sekwencji | 236 |
| 6.3.4. Układ czasowy | 243 |
| 6.3.5. Łączenie modułów składowych | 244 |
| 6.3.6. Wykorzystanie zaawansowanych algorytmów syntezy logicznej | 246 |
| 6.3.7. Wykorzystanie specyficznych zasobów struktur programowalnych | 252 |
| 6.4. Filtr cyfrowy o skończonej odpowiedzi impulsowej | 256 |
| 6.4.1. Informacje wstępne | 256 |
| 6.4.2. Programowalny filtr FIR | 257 |
| 6.4.3. Filtr FIR o stałych współczynnikach | 260 |
| 6.4.4. Filtr FIR o strukturze odwróconej | 266 |
| 6.5. Algorytm kryptograficzny DES | 269 |
| 6.5.1. Informacje ogólne | 269 |
| 6.5.2. Blok permutacji początkowej IP | 271 |
| 6.5.3. Blok permutacji końcowej IP-1 | 272 |
| 6.5.4. Blok permutacji rozszerzającej E | 273 |
| 6.5.5. Implementacja bloków selekcji S-box | 273 |
| 6.5.6. Blok permutacji P | 276 |
| 6.5.7. Implementacja rundy algorytmu DES | 277 |
| 6.5.8. Implementacja ścieżki przepływu danych algorytmu DES | 279 |
| 6.5.9. Synteza skrzynek S-box za pomocą programu DEMAIN | 281 |
| 6.5.10. Realizacja całości algorytmów DES | 286 |
| 6.6. Rola i znaczenie systemu DEMAIN w projektowaniu układów cyfrowych | 291 |
| Literatura do rozdziału 6 | 293 |
| Skorowidz | 295 |
- Tytuł:Synteza układów cyfrowych, wyd. 1 / 2003
- Autor:Praca zbiorowa, red. Tadeusz Łuba
- ISBN:978-83-206-1881-5, 9788320618815
- Data wydania:2014-06-09
- Format:Ebook
- Identyfikator pozycji: e_001f
- Wydawca: Wydawnictwa Komunikacji i Łączności
Ładowanie...
Ładowanie...